Intel再次让摩尔定律演进，将使芯片晶体管数量增加至1兆规模

近期在Hot Chips 34高效能运算年度技术大会中，Intel除了展示「Ponte Vecchio」服务器GPU建构平台算力表现，并且预览代号「Meteor Lake」、「Arrow Lake」，以及「Lunar Lake」的Core系列处理器设计，更由执行长Pat Gelsinger说明芯片内的晶体管数量将在2030年增加至1兆规模，相较现今千亿数量规模成长10倍。

Pat Gelsinger强调，Intel过去以来持续强调的摩尔定律将随着芯片技术演进，认为当前的芯片发展将随着封装技术提升，同时强调今后的晶片制造工艺将不会再集中于单一业者手中，而是必须搭配制程生产、先进封装，以及生产过程中所需软件技术，才能让芯片技术持续提升。

除了持续推动制程技术发展，Intel近年也着手发展先进封装技术，藉此持续推动摩尔定律演进，并且强调透过System on Package （SOP）的设计，提升芯片整体运算效能。

而要实现1兆规模的晶体管数量，Intel认为现行采用的FinFET鳍式场效晶体管设计将面临极限，因此将在2024年进入量产的Intel 20Å（埃米）制程，将会放弃使用FinFET设计，转向日前公布的RibbonFET环绕式闸极设计，并且搭配PowerVIA背部供电模式，让芯片内可容纳更多晶体管，进而实现1兆规模的晶体管数量配置。

在先前说明中，Intel说明代号「Arrow Lake」、第15代Core系列处理器，将采用Intel 20Å制程技术，并且配合RibbonFET环绕式栅极设计，以及PowerVia电源管理技术，预期让每瓦运算效能可提升15%。 而在P Core效能核心将改为Lion Cove架构设计，E Core节能核心则会改为Skymont架构，并且能对应多达8组P Core与32组E Core配置，主板则与代号Meteor Lake的第14代Core处理器共享LGA 2551插槽设计。