Intel 展示下世代晶体管微缩技术突破，将应用于未来制程节点

英特尔公开多项技术突破，为公司未来的制程蓝图保留了丰富的创新发展，凸显摩尔定律的延续和进化。

在今年 IEEE 国际电子元件会议（IEDM）上，英特尔研究人员展示了结合芯片背部供电和直接背部接触的 3D 堆叠 CMOS（互补金属氧化物半导体）电晶体的最新进展，同时分享了最新芯片背部供电（例如背部接触）的研发突破，并率先市场在同一片300 mm（12寸）晶圆、而非在封装上成功展示整合硅电晶体与氮化镓（GaN）电晶体的大规模3D单晶。

英特尔资深副总裁暨组件研究部总经理Sanjay Natarajan表示：「我们正进入制程技术的埃米世代（Angstrom era），展望四年五节点的计画，持续创新比以往更加重要。在IEDM 2023上，英特尔展示了推动摩尔定律的相关研究进展，凸显我们能够引入领先的技术，为下一代移动运算实现更进一步的扩展和高效电力传输。」

全球对于运算的需求呈现指数型增长，晶体管微缩和芯片背部供电是有助于满足此运算需求的两大关键。英特尔满足了这样的运算需求，其创新将继续推动半导体产业的发展，亦是摩尔定律的基石。英特尔的组件研究团队不断突破工程限制，透过堆叠晶体管，将芯片背部供电推升到新境界，以实现更多的晶体管微缩和性能改善，同时也证明由不同材料制成的晶体管可以整合在同一晶圆上。

最近发布的工艺技术蓝图，强调了英特尔在持续微缩方面的创新，包括PowerVia芯片背部供电技术、用于先进封装的玻璃基板和Foveros Direct封装技术，这些技术皆源于英特尔组件研究团队，预计将在2030年前投入生产。

在IEDM 2023大会上，英特尔的组件研究团队展现对创新的坚持，开拓全新方式，在硅芯片上置入更多晶体管，实现更高性能。研究人员已确立如何通过有效堆栈晶体管、持续达成微缩的关键研发领域，再结合芯片背部供电和背部接触技术，推动晶体管架构技术发展。除了改善芯片背部供电和采用新型二维电子通道材料（2D channel materials），英特尔也将致力延续摩尔定律，在2030年达成单一封装内含1兆个晶体管。

英特尔交付业界首创、突破性的 3D 堆叠 CMOS 电晶体，结合芯片背部供电和背部接触技术：

– 英特尔在IEDM 2023上公布最新晶体管研究成果，成为业界首创：可在小至60纳米（nm）的微缩闸极间距，垂直堆叠互补场效晶体管（Complementary Field Effect Transistors，CFET）。堆叠晶体管可以缩减元件占用面积，达到性能优化，同时结合背部供电和直接背部接触技术，凸显英特尔在环绕式栅极场效晶体管（Gate-All-Around FET）领域的领导地位，展现超越RibbonFET的创新能力。

英特尔的愿景不只是四年五节点，并确立了通过芯片背部供电继续微缩晶体管规模所需的关键研发领域：

– 英特尔的PowerVia将于 2024 年量产，是芯片背部供电的首波成果之一。在IEDM 2023大会上，英特尔组件研究团队确立了在PowerVia之外延伸并扩展芯片背部电力传输的路径，以及实现这些目标所需的关键制程进展。这项计划更强调背部接触和其他创新垂直互连的使用，以实现节省面积的装置堆栈。

英特尔领先市场在同一片300 mm晶圆上成功整合硅电晶体和GaN晶体管，并证明其性能良好：

– 在IEDM 2022 大会上，英特尔聚焦在性能增强并建构通往300 mm硅基GaN晶圆的可行方式。今年，英特尔在硅和GaN的工艺整合方面也有所进展，成功展示一种用于电力传输的高性能、大规模集成电路解决方案，称之为DrGaN。英特尔研究人员率先证明此技术性能良好，并有可能使电力传输解决方案能与时俱进、符合未来运算的功率密度和效率需求。

英特尔推进2D晶体管领域的研发，实现未来摩尔定律的扩展：

– 过渡金属二硫属化物（TMD）2D通道材料，为缩小晶体管物理栅极长度至10nm 以下带来绝佳机会。在IEDM 2023大会上，英特尔展示用于CMOS关键组件NMOS（n通道金属氧化物半导体）和PMOS（p通道金属氧化物半导体）的高迁移率TMD晶体管原型。英特尔也展出世界上第一个环绕式栅极2D TMD PMOS晶体管，以及世界上第一个在300 mm晶圆上制造的2D PMOS晶体管。