英特尔确认PowerVia芯片背部供电技术将用于Intel 20A和18A工艺

英特尔（Intel）宣布芯片背部供电解决方案 PowerVia，将于 2024 上半年在 Intel 20A 制程节点推出，藉由将电源回路移至晶圆的背面，解决因芯片面积微缩而日益严重的互连瓶颈问题。

英特尔技术开发副总裁Ben Sell表示，PowerVia是英特尔「4年5个节点」策略，以及迈向2030年达成单一封装内含1兆个晶体管过程中的重要里程碑。使用试验性的制程节点及随后的测试芯片，让英特尔降低背部供电对于领先制程节点的风险，并让英特尔在芯片背部供电导入市场方面，领先竞争对手一个节点世代。

英特尔将PowerVia从晶体管的开发中分离出来，以确保实作于Intel 20A和Intel 18A制程节点芯片时已准备就绪。与Intel 20A的RibbonFET整合之前，PowerVia已在其内部测试节点进行测试和调试，确认该技术具备良好的功能性。

制造该测试芯片并测试之后，PowerVia 已被证实能够显著且有效地利用芯片资源，单元利用率超过 90%，让芯片设计人员能够在产品中提升效能和效率。英特尔将于6月11日至16日在日本京都举行的VLSI研讨会上，使用两篇论文介绍这些技术。

▲ 透过生产测试的方式，协助英特尔完善 PowerVia 背部供电技术，图片为代号「Blue Sky Creek」测试芯片的完整晶圆。

PowerVia领先竞争对手的芯片背部供电解决方案，并为包含英特尔晶圆代工服务（IFS）客户在内的芯片设计人员，在提升宝贵的能源与效能方面，提供一条更快速的途径。

英特尔在导入业界最关键创新技术有着悠远的历史，例如应变硅、Hi-K金属栅极和 FinFET，借以持续推动摩尔定律发展。随着PowerVia和RibbonFET环绕式栅极（gate-all-around，GAA）技术将于2024年问世，英特尔持续在芯片设计和制程创新引领业界。

PowerVia 为芯片设计人员首次解决日益严重的互连瓶颈问题。随着人工智能和计算机图形在内等领域的应用不断增加，需要更小、更密集和更强大的晶体管来满足不断增长中的计算要求。过去数十年来直至今日，连接晶体管的电源线和讯号线架构总是在争夺相同的资源。

藉由分离这两者，能够提升芯片的效能和能源效率，为客户提供更好的结果。背部供电对于晶体管微缩十分重要，让芯片设计人员能够在毋须牺牲资源的情况下提升晶体管密度，提供相较过往更高的功率和效率。

Intel 20A和Intel 18A均会导入PowerVia背部供电技术和RibbonFET环绕式栅极技术。作为一款全新的晶体管电源传输方式，背部供电实作也向散热和除错设计提出新的挑战。

藉由将PowerVia的开发与RibbonFET脱钩，英特尔可以迅速地解决这些挑战，确保在Intel 20A和18A制程节点芯片实作时已做好万全的准备。英特尔工程师开发出避免散热问题的缓和技术，除错小组也发展出新技术，确保新款设计结构能够被正确除错。实作测试的结果显示出稳定的良率和可靠性指标，于整合 RibbonFET 架构之前就展现出该技术优秀的内在价值。

该测试还利用EUV（极紫外光）微影的设计规则，其结果包含在芯片大面积上达成超过90%的标准单元利用率，提升单元密度同时降低成本。本测试还显示出平台电压下降幅度改善超过30%以及6%的频率优势。英特尔也迎合逻辑单元微缩随之而来的高功率密度，在PowerVia测试芯片达成所需散热特性。

于 VLSI 举行期间公开的第三篇论文，英特尔技术专家 Mauro Kobrinsky 将解释英特尔对于部署更先进 PowerVia 方法的研究，例如在晶圆的正面或是背面同时实现信号和电源传输。